Linea untuk Beralih ke Arsitektur RISC-V

AirdropBlackHole · 2026-03-30T07:51:16+00:00

Proyek Ethereum L2 Linea akan beralih ke arsitektur RISC-V untuk menyederhanakan manajemen modul kendala. Perubahan ini meningkatkan kinerja dengan instruksi dan register yang lebih sedikit sambil mempertahankan kompatibilitas dengan teknologi yang ada dan mendukung peta jalan Ethereum Foundation.

AirdropBlackHole

2026-03-30 07:51:16

Pembuatan abstrak sedang berlangsung

Pada 30 Maret, proyek Ethereum L2 Linea mengumumkan melalui Twitter bahwa mereka akan beralih ke arsitektur RISC-V. Alasan utama dari pergeseran ini adalah bahwa setiap hard fork Ethereum mengharuskan penulisan ulang penuh modul constraint, sehingga tim berfokus pada pengelolaan kompleksitas alih-alih mendorong performa mutakhir. RISC-V hanya menawarkan 32 register dan sekitar 40 instruksi, yang memungkinkan rentang pelacakan yang lebih sempit untuk sistem proof, sehingga memungkinkan konstruksi real-time, dan prover dapat langsung mulai memproses fragmen bukti. Selain itu, RISC-V memiliki jejak eksekusi yang lebih sempit dan kompatibilitas Type-1, sambil tetap mempertahankan zkC (bahasa asli untuk constraint), Vortex dan Arcane (tumpukan proof/aggregasi), serta verifikasi formal. Linea menyatakan bahwa langkah ini sangat selaras dengan roadmap RISC-V yang sedang didorong oleh Ethereum Foundation, dengan lebih banyak rincian teknis yang akan diumumkan dalam beberapa minggu mendatang.

LINEA3,35%

ETH3,17%

Lihat Asli

Halaman ini mungkin berisi konten pihak ketiga, yang disediakan untuk tujuan informasi saja (bukan pernyataan/jaminan) dan tidak boleh dianggap sebagai dukungan terhadap pandangannya oleh Gate, atau sebagai nasihat keuangan atau profesional. Lihat Penafian untuk detailnya.

1 Suka